Mapas k Quine–McCluskey

El Algoritmo Quine–McCluskey es un método de simplificación de funciones boleanas desarrollado por ,Willard van orman quine y Edward mccluskey es funcionalmente identico a los mapas de karnaugh pero su forma tabular lo hace más eficiente para su implementación en lenguajes computacionales, y provee un método determinístico de conseguir la mínima expresión de una función booleana.

Pasos:

El método consta de dos pasos:

1. Encontrar todos los Implicantes primos de la función.
2. Usar esos implicantes en una tabla de implicantes primos para encontrar los implicantes primos esenciales, los cuales son necesarios y suficientes para generar la función.

Aunque es más práctico que el mapa de Karnaugh, cuando se trata de trabajar con más de cuatro variables, el tiempo de resolución del algoritmo Quine-McCluskey crece de forma exponencial con el aumento del número de variables. Se puede demostrar que para una función de n variables el límite superior del número de implicantes primos es 3ⁿ/n. Si n = 32 habrá más de 6.5 * 10¹⁵ implicantes primos. Funciones con un número grande de variables tienen que ser minimizadas con otros métodos heuristicos

Paso 1: Encontrando implicantes primos

Uno fácilmente puede formar la expresion canonica suma de productos de esta tabla, simplemente sumando miniterminos (dejando fuera las redundancias) donde la función se evalúa con 1:

Por supuesto, esta expresión no es mínima. Para optimizarla, primero son colocados todos los minitérminos evaluados en la función como 1 en una tabla. Las redundancias también son agregadas a la tabla, estas pueden combinarse con los minitérminos:

Paso 2: tabla de implicantes primos

Los términos marcados con "*" ya no pueden combinarse más, en este punto ya tenemos la tabla de implicantes primos. En el costado van los implicantes primos recientemente generados, y en la parte superior los minitérminos utilizados. Los minitérminos correspondientes a las redundancias son omitidos en este paso, no se colocan en la parte superior.

En esta tabla vemos los minitérminos que "cubre" cada implicante primo. Ninguno de los implicantes de esta tabla está incluido dentro de otro (esto queda garantizado en el paso uno), pero si puede estar "cubierto" por dos o más implicantes. Es el caso de m(8,9,10,11) que esta cubierto por m(8,10,12,14) y m(10,11,14,15)

Por este motivo, cada uno de estos dos implicantes sólo son esenciales en ausencia del otro. Un proceso adicional simple para reducir estos implicantes es prueba y error, pero un proceso más sistemático es el metodo petrick. En el caso que estamos analizando, los dos implicantes primos m(4,12) y m(10,11,14,15) no llegan a incluir todos los minitérminos por lo que podemos combinar estos implicantes con cada uno de los implicantes no esenciales para conseguir dos funciones mínimas:

Caracteristicas de las familias logicas

1.Familias Lógicas

 Las tecnologías de fabricación de los circuitos integrados digitales determinan diferentes propiedades de operación como niveles de tensión, márgenes de ruido, potencia disipada, cargabilidad de entrada y salida, etc. Las familias lógicas son conjuntos de compuertas basadas en una tecnología de transistores determinada.
Las distintas compuertas lógicas exhiben diferentes comportamientos eléctricos ante los valores de entrada, condiciones ambientales existentes, y condiciones de salida. La fabricación de circuitos digitales está dirigida a disminuir el espacio de los circuitos, la velocidad de respuesta, envejecimiento de los componentes, tolerancias y la disminución de potencia consumida entre otros.

1.1 Familias logicas TTL y CMOS

La compuerta TTL fue una mejora introducida a la compuerta DTL. Los parámetros más importantes de las compuertas TTL son el retardo de propagación (ns), la disipación de potencia (mW), y el producto velocidad -potencia (pJ). El producto velocidad-potencia indica un retardo en la propagación con una disipación de potencia determinada. 

Nomenclatura

1.2 Características Generales de los Circuitos Digitales

 

 

1.3 Ruido

 

1.4 inmunidad al ruido

 

 

1.5 corrientes de entrada y salida

 

2. Temperatura

 

 

3.Niveles lógicos TTL
En el estudio de los circuitos lógicos, existen cuatro especificaciones lógicos diferentes: V_IL, V_IH, V_OL y V_OH.
En los circuitos TTL, V_IL es la tensión de entrada válida para el rango 0 a 0.8 V que representa un nivel lógico 0 (BAJO). El rango de tensión V_IH representa la tensiones válidas de un 1 lógico entre 2 y 5 V. El rango de valores 0.8 a 2 V determinan un funcionamiento no predecible, por la tanto estos valores no son permitidos. El rango de tensiones de salida V_OL, V_OH se muestra en la figura

 

3.1Circuitos Lógicos CMOS (Metal Óxido Semiconductor Complementario)

La tecnología CMOS es la más utilizada actualmente para la construcción de circuitos integrados digitales, como las compuertas, hasta los circuitos como las memorias y los microprocesadores. La tensión nominal de alimentación de los circuitos CMOS son +5 V y +3,3 V.

Niveles Lógicos CMOS
En la figura se muestran las tensiones V_IL, V_IH, V_OL, V_OH válidas para los dispositivos CMOS de nivel +5 VDC. 

4. Características de Entrada y Salida de las

Compuertas Lógicas

Los circuitos de conmutación fısicamente están hechos de interconexiones

físicas de compuertas lógicas que surge de una expresión algebraica desarrollada

para una tarea digital especıfica. La salida de una compuerta se conecta

con la entrada de otra compuerta. Idealmente no se considera interacción entre

las compuertas, esto es, la operacion de una compuerta es independiente

de otra compuerta, sin embargo en la realidad las caracterısticas de cada familia

definen el comportamiento de las entradas y las salidas de las compuertas.

A continuación se describen algunas de las caracterısticas mas importantes

de las compuertas, mismas que deberán ser tomadas en cuenta al momento

de hacer un diseño lógico.

4.1 Fan-In y Fan-Out

Cuando se tienen dos compuertas interconectadas de forma tal que la

salida de una se conecta a la entrada de otra, por ejemplo, la salida de la

compuerta 1 se encuentra conectada a la entrada de la compuerta 2, se dice

la compuerta 1 maneja a la compuerta 2 y que la compuerta 2 carga a la

compuerta 1. En otro caso, considérese que la salida de una compuerta va a la

entrada de otras 3 compuertas, estas compuertas cargan a la primera y esta

maneja a las 3 posteriores. El Fan-Out1 es el numero máximo de compuertas

que pueden conectarse a la salida de una compuerta. La tecnologıa TTL

debe proveer de corriente las entradas de las compuertas. La corriente que

una compuerta TTL puede entregar es limitada por lo que el numero de

compuertas que se pueden conectar a la salida de una compuerta es también

limitado. En cambio, la tecnologıa CMOS no requiere entregar corriente a

las entradas de la siguiente compuerta por lo que CMOS tiene un Fan-Out

ilimitado. Sin embargo, el Fan-Out en la tecnologıa CMOS tiene un impacto

importante en el retraso que ocurre en las compuertas.

Una solución cuando se tienen muchas compuertas conectadas a la salida

de una sola, es la utilización de Buffers de forma que la corriente que requie- ren las entradas de las compuertas se divida entre dos o mas compuertas en

su salida, esto es, para tecnologıa TTL. Para el caso de CMOS, la utilización

de Buffers reduce el tiempo de retraso.

El numero de entradas que presenta una compuerta se conoce como Fan-

In. Aunque no existe una limitante en cuanto al Fan-In de una compuerta,

solo se obtienen modelos con un determinado numero de entradas. Si se requiere

utilizar una compuerta con un Fan-In que no se encuentra comercialmente,

es necesario utilizar varias compuertas comerciales para construirlo.

En cuando a las compuertas de la familia TTL, no existe mucha restricción

en esto, pero para el caso de las compuertas de la familia CMOS existen

limitantes en retrasos y velocidad como se vera mas adelante.

4.2 Cargabilidad

La cargabilidad se puede establecer de acuerdo a número máximo de cargas que se pueden conectar a la salida de una compuerta, para una tensión de salida a nivel bajo de 0.3 V (VOL= 0.3 V). La referencia 4000B tiene un fan - out menor en comparación a la familia TTL estándar

5. Compatibilidad

6. Bibliografia

http://tamarisco.datsi.fi.upm.es/ASIGNATURAS/FMI/APUNTES/Tema1.pdf

http://laimbio08.escet.urjc.es/assets/files/docencia/EDI/tema4.pdf

http://www.iec.uia.mx/acad/jmorfin/Laboratorio%20SD_files/familias.pdf

http://www.monografias.com/trabajos45/familias-logicas-electronica/familias-logicas-electronica2.shtml#caracter

Suma y resta en el sistema complemento a 2,Complemento a 2, Representación de signos y magnitud de los números

Suma y resta en el sistema complemento a 2

Suma:

Es importante observar que el bit de signo de cada número se opera en la misma forma que la parte de la magnitud.
- CASO I: dos números positivos.

Notemos que los bits de signo del cosumando y del sumando son 0, y el bit de signo de la suma es 0, lo que indica que la suma es positiva. Notemos asimismo que el cosumando y el sumando se forman con el mismo número de bits; esto siempre debe llevarse a cabo en le sistema complemento a 2.
- CASO II: numero positivo y numero negativo menor.

En este caso, el bit de signo del sumando es 1. Observemos que el bit de signo también participa en el proceso de adición; de hecho, se genera un acarreo en la última posición de la suma. Este acarreo siempre se descarta.
- CASO III: número positivo y número negativo mayor.

Aquí, la suma tiene un bit de signo 1, lo que indica un número negativo. Como la suma es negativa, debemos tener en cuenta que esta se encuentra en su forma complemento a 2, de forma que los últimos cuatro bits representan en realidad el complemento a 2 de la suma. Para encontrar la magnitud verdadera de la suma, debemos tomar nuevamente el complemento a 2.
- CASO IV: dos números negativos.

Este resultado final vuelve a ser negativo, y esta en forma complemento a 2 con bit de signo 1.
- CASO V: números iguales y opuestos.

El resultado es obviamente 0, como se esperaba.

·         Resta:

La operación de sustracción que emplea el sistema complemento a 2 en realidad comprende la operación de adición. Cuando se resta un número binario (sustraendo) a otro número binario (minuendo), el procedimiento es el siguiente:

1. Se toma el complemento a 2 del sustraendo, incluyendo el bit de signo. Si el sustraendo es un número positivo, este se transformara en uno negativo en forma complemento a 2. Si el sustraendo es un número negativo, este se transformara en uno positivo en forma binaria verdadera. En otras palabras, se altera el signo del sustraendo.
2. Después de tomar el complemento a 2 del sustraendo, este se suma al minuendo. El minuendo se conserva en su forma original. El resultado de esta adición representa la "diferencia" que se pide. El bit de signo de esta diferencia determina si es positiva o negativa, y si se encuentra en forma binaria verdadera o en forma complemento a 2. Recordemos que ambos números deben tener el mismo número de bits.
Ejemplo:

Se cambia el sustraendo a su forma complemento a 2 (11100), lo que representa (-4). Ahora, se suma esto al minuendo:

Cuando el sustraendo se cambia por su complemento a 2, en realidad se convierte en -4, así que sumamos +9 a -4, que es lo mismo que restar +4 de +9. por lo tanto, cualquier operación de sustracción se convierte en realidad en una de adición cuando se emplea el sistema complemento a 2.

Complemento a 2

El complemento a  2 de un numero binario se obtiene sumando 1 al bit menos significativo del complemento a 1

Para realizar el complemento a 1 se debe sustituir los 1 por 0 y los 0 por 1   

Como se muestra en la figura

  

Representación de signos  y magnitud de los números

A continuación tenemos una tabla que nos muestra el equivalente de varios enteros positivos y negativos decimales representados en la segunda columna bajo el esquema "signo magnitud" (el primer bit es usado para el signo y los tres bits restantes para la magnitud) y representados en la tercera columna bajo el esquema 2-complemento:

La misma información tal vez sea más fácil de visualizar y recordar con el siguiente "círculo binario":

Ejemplos

Sistema Signo - Magnitud. Los valores decimales de los números positivos y negativos se determinan sumando los pesos de todas las posiciones de los bits de magnitud , cuando son 1's. El signo se determina por medio del bit de signo.
Por ejemplo: el valor binario expresado con signo magnitud + 42, -42
valor decimal +42 000101010
valor decimal -42 100101010

Sistema Complemento a 1. Los valores decimales de los números decimales de los números positivos en el sistema comnplemento a 1 se determina sumando los pesos de los bit donde exista 1 y se ignoran las posiciones donde exiten ceros. Los decimales de los números negativos se determinan asignando el valor negativo al peso del bit de signo, y sumando todos los pesos donde exista 1's y se suma un 1 al resultado.
por ejemplo 00101010
2^5+2^3+2^1=32+8+2=+42

11010101 (-42 complemento 1) -2^7+2^6+2^4+2^2+2^0=-128 +64+16+4+1=-43
sumando 1 al resultdo , el valor final es = -43 + 1 = -42

Sistema Complemento a 2

Los valores decimales de los números positivos y negativos en el sistema complemento a 2 se determina sumando los pesos de todas las posiciones de bit donde exista 1's e ignorando los bit 0. El peso del bit de signo en un número negativo viene determinado por su valor negativo.

Determinar el valor decimal de los numeros binaqrios con signo expresdo en complemento 2
10101010=-2^7+2^5+2^3+2^1= -128+32+8+2=-86

Bibliografia
http://sistemasdigitales1.blogspot.com/2010/09/valor-decimal-de-los-numeros-con-signo_19.html
http://sistemasdigitalescolunga.blogspot.com/2010/08/valor-decimal-de-los-numeros-con-signo.html
http://www.slideshare.net/teovera/calculo-del-complemento-2-a-un-numero-binario
http://mundoelectronics.blogspot.com/2009/03/el-algebra-boleana-ii.html
http://www.monografias.com/trabajos76/fundamentos-matematicos-electronica-digital/fundamentos-matematicos-electronica-digital2.shtml
:

Codigo BCD,Codigo gray ,alfa numerico , codigo dectector de error, peso binario 8421(NBCD),exeso 3 5421.. 8421

1-Codigo BCD
En sistemas de computación, Binary-Coded Decimal (BCD) o Decimal codificado en binario es un estándar para representar numeros decimales en el sistema binario, en donde cada dígito decimal es codificado con una secuencia de 4 bits. Con esta codificación especial de los dígitos decimales en el sistema binario, se pueden realizar operaciones aritméticas como suma, resta, multiplicación y división de números en representación decimal, sin perder en los cálculos la precisión ni tener las inexactitudes en que normalmente se incurre con las conversiones de decimal a binario puro y de binario puro a decimal. La conversión de los números decimales a BCD y viceversa es muy sencilla, pero los cálculos en BCD se llevan más tiempo y son algo más complicados que con números binarios puros.

Cada dígito decimal tiene una representación binaria codificada con 4 bits:

Decimal:    0     1     2     3     4     5     6     7     8     9

BCD:     0000  0001  0010  0011  0100  0101  0110  0111  1000  1001

Los números decimales, se codifican en BCD con los de bits que representan sus dígitos.
Por ejemplo, la codificación en BCD del número decimal 59237 es:

Decimal:    5    9    2    3    7

BCD:     0101 1001 0010 0011 0111

La representación anterior (en BCD) es diferente de la representación del mismo número decimal en binario puro:

11100111 01100101

1.1Tipos de conversiones

Ya que cada grupo de 4 bits solo puede representar a un único dígito decimal, la conversión de un numero decimal a un numero BCD se lleva a cabo de la siguiente forma:

1. Separamos al dígito decimal en cada uno de sus dígitos


2. Cada dígito decimal se transforma a su equivalente BCD.


3. El número obtenido es el equivalente en BCD del número decimal.

Por ejemplo, para convertir el decimal 469 a BCD, según lo explicado anteriormente, tenemos que tomar cada dígito decimal y transformarlo a su equivalente BCD.



Figura 1: Conversión de decimal a BCD

De esta forma el decimal 469 equivale al BCD 010001100011
NOTA: En BCD los códigos 1010, 1011, 1100, 1101 y 1111 no tienen decimales equivalentes.  Por lo tanto se les llaman códigos inválidos
 
1.2 CONVERSIÓN DECIMAL FRACCIONARIO A BCD
Se realiza del modo similar al anterior pero hay que tener en cuenta el punto binario, el punto del numero decimal se convertirá en el punto binario del código BCD.
Ejemplo: para convertir el decimal 74.42 a BCD:
Separamos el decimal en sus dígitos 7 4. 4 2.
Convertimos cada dígito a decimal a BCD, y colocamos el punto binario en la misma posición del punto decimal.


Figura 2: Conversión de decimal fraccionario a BCD

De esta forma el decimal 74.42 equivale al BCD 01100100. 010000101.
 
1.3 CONVERSIÓN DE BCD A DECIMAL
Ya que el código BCD son grupos de 4 bits, realizaremos lo siguiente:
 

1. A partir de la izquierda separamos al número BCD en grupos de 4 bits.


2. Cada grupo de 4 bits se convierte a su decimal correspondiente.


3. El número obtenido es el equivalente decimal del número BCD.

Ejemplo: Convertir el número BCD 010101000011 a decimal.
Separamos en grupos de 4 bits a partir de la izquierda 0101 0100 0011.
Transformamos cada grupo a decimal.
 


Figura 3: Conversión de BCD a decimal.

El BCD 010101000011 equivale al decimal 543
 
1.4 CONVERSIÓN BCD FRACCIONARIO A DECIMAL
 

1. A partir del punto binario separamos al número binario en grupos de 4 bits.


2. Cada grupo de 4 bits se convierte a su equivalente decimal.


3. El punto binario se convertirá en el punto decimal.


4. El número obtenido equivale en decimal al número BCD.

Ejemplo: Convertir el número BCD 01110001.0000100 a decimal.
separamos en grupo de 4 bits 0111 0001. 0000 1000.
convertimos cada grupo a decimal y colocamos el punto binario como punto decimal.
 
 



Figura 4: Conversión de BCD fraccionario a decimal.

El BCD 01110001.00001000 equivale al decimal 71.08

2-Codigo gray 

Para convertir un número binario a código Gray, se sigue el siguiente método:

1. Se suma el número en binario con el mismo, pero el segundo sumando debe correrse una cifra a la derecha. Ver el gráfico.

2. Se realiza una suma binaria cifra con cifra sin tomar en cuenta el acarreo y se obtiene la suma total.

3. Al resultado anterior se le elimina la ultima cifra del lado derecho (se elimina el cero que está en rojo), para obtener el código GRAY.

Ejercicios de binario a gray

(1010)2 convertir a gray

10101010----1111 (110101010001)2 convertir a gray 110101010001110101010001------------101111111001 (101011)2 convertir a gray 101011101011--------111110

Para convertir de códio Gray a Binario, se utiliza un método similar, pero con algunas diferencias. Se aplican las sigientes reglas:
·   El bit más significativo(el más a la izquierda) es el código binario es el mismo que el bit correspondiente en el codigo Gray.
·   Sume cada bit generado del codigo binario al bit del codigo Gray en la siguiente poscion adyacente. Descarte acarreos.
Ejemplo:
Paso 1. El digito del codigo binario mas a la izquierda es el mismo que el digito del codigo Gray mas a la izquierda.

1	1	0	1	1	Gray
1					Binario

Paso 2. Sume el ultimo bit del codigo binario que se acaba de generar al bit del codigo Gray en la siguiente posicion. Descarte acarreos.(En negrilla bit que se suman).

1	1	0	1	1	Gray
1	0				Binario

Paso 3. Sume el ultimo bit del codigo binario que se acaba de generar al bit del codigo Gray en la siguiente posicion.

1	1	0	1	1	Gray
1	0	0			Binario

Paso 4. Sume el ultimo bit del codigo binario que se acaba de generar al bit del codigo Gray en la siguiente posicion.

1	1	0	1	1	Gray
1	0	0	1		Binario

Paso 5. Sume el ultimo bit del código binario que se acaba de generar al bit del código Gray en la siguiente posición. Descarte acarreos.

1	1	0	1	1	Gray
1	0	0	1	0	Binario

La conversión ha sido completada; el codigo binario es 10010
Ejercicios
1001 gray= (1110)2
10101111 gray= (11001010)2

3-Alfanumerico

Los códigos alfanumericos sirven para representar 

números, pero ; ¿y si queremos representar las letras del alfabeto o 

algunos símbolos? ; ¿cómo lo haríamos?.



La solución está en los 

códigos alfanuméricos, que no es más que un tipo de código diseñado 

especialmente para representar números, letras del alfabeto (mayúsculas y

 minúsculas), símbolos especiales, signos de puntuación y unos 

caracteres de control.



Un código alfanumérico muy popular y 

ampliamente utilizado, es el llamado código ASCII (American Standard 

Code for Information Interchange), que en español quiere decir: código 

estándar americano para el intercambio de información, el cual es un 

código de siete bits muy utilizado en los sistemas digitales avanzados 

(computadores, redes de transmisión de datos, etc.) para representar 

hasta 128 (27) piezas de información diferentes, incluyendo letras, 

números, signos de puntuación, instrucciones y caracteres especiales. 

4-Codigo detector de error
Consiste en incluir en los datos transmitidos, una cantidad de bits redundantes de forma que permita al receptor detectar que se ha producido un error, pero no qué tipo de error ni donde, de forma que tiene que solicitar retransmisión


5-8421 execso 3 ,5421

En BCD cada cifra que representa un dígito decimal (0, 1,...8 y 9) se representa con su equivalente binario en cuatro bits (cuarteto) (esto es así porque es el número de bits necesario para representar el nueve, el número más alto que se puede representar en BCD). En la siguiente tabla se muestran los códigos BCD más empleados:

Decimal	Natural		5 4 2 1	Exceso 3
0	0000		0000	0011
1	0001		0001	0100
2	0010		0010	0101
3	0011		0011	0110
4	0100		0100	0111
5	0101		1000	1000
6	0110		1001	1001
7	0111		1010	1010
8	1000		1011	1011
9	1001		1100	1100

Como se observa, con el BCD sólo se utilizan 10 de las 16 posibles combinaciones que se pueden formar con números de 4 bits, por lo que el sistema pierde capacidad de representación, aunque se facilita la compresión de los números. Esto es porque el BCD sólo se usa para representar cifras, no números en su totalidad. Esto quiere decir que para números de más de una cifra hacen falta dos números BCD.
Una forma sencilla de calcular números en BCD es sumando normalmente bit a bit, y si el conjunto de 4 bits sobrepasa el número 9, entonces se le suma un 6 (0110) en binario, para poder volver a empezar, como si hiciéramos un módulo al elemento sumante.

5.1 Codigo 8421

El BCD (el binario decimal codificado) es una forma directa asignada a un equivalente binario. Es posible asignar cargas a los bits binarios de acuerdo a sus posiciones. Las cargas en el codigo BCD son 8, 4, 2, 1.
Ejemplo:
Para representar el digito decimal 6 en código BCD sería:.

0110

Ya que 0 x 8 + 1 x 4 + 1 x 2 ÷ 0+1 = 6.
Es posible asignar cargas negativas a un código decimal, tal como se muestra en el código 8, 4, -2, -1. En esta caso la combinación de bits 0110 se interpreta como el digito decimal 2, l obtenerse de 0 x 8 + 1 x 4 + 1 x (-2) + 0 x (-1)=2.
Un código decimal que se ha usado en algunos computadores viejos en el código de exceso a 3. Este último es un código sin carga, cuya asignación se obtiene del correspondiente valor en BCD una vez se haya sumado 3.
Los números se representan en computadores digitales en binario o decimal a través de un codigo binario. Cuando se estén especificando los datos el usuario gusta dar los datos en forma decimal. Las maneras decimales recibidas se almacenan internamente en el computador por medio del código decimal. Cada digito decimal requiere por lo menos cuatro elementos de almacenamiento binario. Los números decimales ses convierten a binarios cuando las operaciones aritméticas se hacen internamente con números representados en binario. Es posible también realizar operaciones aritméticas directamente en decimal con todos los números ya dejados en forma codificada.

6-Peso binario


Supongamos que queramos transformar el numero decimal 89532 a su correspondiente equivalencia en binario, aplicando el método de la división sucesiva por dos, llegaremos al siguiente resultado: 10101110110111100 pero para llegar a este resultado seguro te tomará cierto tiempo y trabajo, de igual forma si queremos diseñar un sencillo circuito digital en el que la cifra introducida en el teclado sea visualizada en la pantalla, se necesitarían una gran cantidad de compuertas lógicas para construir el circuito decodificado y codificador. Los códigos binarios con peso nos resuelven este problema pues estos códigos fueron diseñados para realizar la conversión de decimal a binario de una manera mucho mas fácil y rápida.

Bibliografias:
http://www.monografias.com/trabajos3/bcd/bcd.shtml
http://es.wikipedia.org/wiki/C%C3%B3digo_Hamming
http://es.wikipedia.org/wiki/Decimal_codificado_en_binario
http://techtastico.com/post/el-sistema-binario/ 

Familias logicas TTL y CMOS

Familia logica TTL

ØTTL es la sigla en inglés de transistor-transistor logic, es decir, "lógica transistor a transistor". Es una familia lógica o lo que es lo mismo, una tecnología de construcción de circuitos electrónicos digitales. En los componentes fabricados con tecnología TTL los elementos de entrada y salida del dispositivo son transistores bipolares. las características de la tecnología utilizada, en la familia TTL (Transistor, Transistor Logic), condiciona los parámetros que se describen en sus hojas de características según el fabricante, (aunque es estándar), la resumiré en sólo algunas como que:
Su tensión de alimentación característica se halla comprendida entre los 4'75V y los 5'25V como se ve un rango muy estrecho debido a esto, los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0'2V y 0'8V para el estado L y los 2'4V y Vcc para el estado H.
En algunos casos puede alcanzar poco mas de los 250Mhz. 

 

Esta familia es la primera que surge y aún todavía se utiliza en aplicaciones que requieren dispositivos SSI y MSI. El circuito lógico TTL básico es la compuerta NAND. La familia TTL utiliza como componente principal el transistor bipolar. Como podemos ver en la figura, mediante un arreglo de estos transistores se logran crear distintos circuitos de lógica digital 

Características de la familia TTL.

ØLa familia lógica transistor-transistor ha sido una de las familias de CI más utilizadas.
ØLos CI de la serie 74 estándar ofrecen una combinación de velocidad y disipación de potencia adecuada a muchas aplicaciones. Los CI de esta serie incluyen una amplia variedad de compuertas, flip-flops y multivibradores monoestables así como registros de corrimiento, contadores, decodificadores, memorias y circuitos aritméticos. La familia 74 cuenta con varias series de dispositivos lógicos TTL(74, 74LS, 74S, etc.).
 Estas series utilizan una fuente de alimentación (Vcc) con voltaje nominal de 5V. Funcionan de manera adecuada en temperaturas ambientales que van de 0° a 70°C. 

 

 

 

 

 

 

 

 

 

 

 

 

 

Familia logica CMOS

ØExisten varias series en la familia CMOS de circuitos integrados digitales. La serie 4000 que fue introducida por RCA y la serie 14000 por Motorola, estas fueron las primeras series CMOS. La serie 74C que su característica principal es que es compatible terminal por terminal y función por función con los dispositivos TTL. Esto hace posibles remplazar algunos circuitos TTL por un diseño equivalente CMOS. La serie 74HC son los CMOS de alta velocidad, tienen un aumento de 10 veces la velocidad de conmutación. La serie 74HCT es también de alta velocidad, y también es compatible en lo que respecta a los voltajes con los dispositivos TTL. 

Los voltajes de alimentación en la familia CMOS tiene un rango muy amplio, estos valores van de 3 a 15 V para los 4000 y los 74C. De 2 a 6 V para los 74HC y 74HCT.

 

Por lo tanto los margenes de ruido se pueden determinar a partir de la tabla anterior y tenemos que es de 1.5 V. Esto es mucho mejor que los TTL ya que los CMOS pueden ser utlizados en medios con mucho más ruido. Los margenes de ruido pueden hacerse todavía mejores si aumentamos el valor de VDD ya que es un porcentaje de este.
En lo que a la disipación de potencia concierne tenemos un consumo de potencia de sólo 2.5 nW cuando VDD = 5 V y cuando VDD = 10 V la potencia consumida aumenta a sólo 10 nW.

Sin embargo tenemos que la disipación de potencia sera baja mientras estemos trabajando con corriente directa. La potencia crece en proporción con la frecuencia. Una compuerta CMOS tiene la misma potencia de disipación en promedio con un 74LS en frecuencia alrededor de 2 a 3 Mhz

 .

Hay otras características muy importante que tenemos que considerar siempre, las entradas CMOS nunca deben dejarse desconectadas, todas tienen que estar conectadas a un nivel fijo de voltaje, esto es por que los CMOS son, al igual que los MOS muy susceptibles a cargas electrostáticas y ruido que podrían danar los dispositivos

 

Niveles de la familia logica CMOS contra la familia logica TTl

   

 

 

 

 

 

 

 

 

Diferencias de TTL con CMOS 

 

Bibliografia

http://www.el.bqto.unexpo.edu.ve/~ltarazona/digitales/tema4B_2.pdf